全国服务热线 13810479435
Logic Design Engineer招聘 - 威盛电子(中国)有限公司
工作经验
1-3年
工作性质
学历要求
硕士
薪资待遇
1.3万-2万
招聘人数
发布时间
2019-08-26
工作地点
北京
福利待遇
五险一金 带薪年假 弹性工作 餐补 补充医疗保险 定期体检

【Responsibilities】

1.Logic Design, verification for SOC;

2.Asic flow timing analysis, logical synthesis , system debug.


【Requirements】

1.Bachelor degree or above,Microelectronic or related,0-3 years’experience;

2.Knowledge ASIC design flow,

3.Familiar with Verilog or VHDL;

4.Familiar with chip verification environment and flow, such as CPF/UPF/System verilog;

5.Knowledge one of the following technology: PCIE,SATA, NAND flash controller, DDR2/3 controller;

6.Good team work capability with others.

最新招聘

联系方式

  • 地址:北京 北京市海淀区中关村东路1号院7号楼威盛大厦
  • 邮编:100084
  • 电话:010-59852288
  • 联系人:未提供
  • 手机:13810479435
  • Email:sissiliu@viatech.com.cn